:研究機(jī)構(gòu)-2.png){kind=small}
社會(huì)招聘
-
仿真器開(kāi)發(fā)工程師(SPICE/FastSpice/Verilog/EMIR方向)
上海、北京、廣州、濟(jì)南、韓國(guó)首爾、新加坡
崗位描述
1、負(fù)責(zé)模擬電路仿真軟件的功能開(kāi)發(fā)和性能優(yōu)化，包括解析電路網(wǎng)表文件、構(gòu)建電路仿真數(shù)據(jù)庫(kù)、減少內(nèi)存用量和提高運(yùn)行速度等工作； 2、仿真新功能的開(kāi)發(fā)和維護(hù)。
崗位要求
1、計(jì)算機(jī)、電路或微電子相關(guān)專(zhuān)業(yè)本科以上學(xué)歷； 2、掌握基本的C++編程，熟悉常用的數(shù)據(jù)結(jié)構(gòu)和算法原理； 3、有以下背景者優(yōu)先： a)具有較強(qiáng)的C/C++開(kāi)發(fā)經(jīng)驗(yàn)； b)了解編譯原理。
-
數(shù)字仿真器產(chǎn)品工程師
上海、北京、廣州、濟(jì)南、韓國(guó)首爾
崗位描述
數(shù)字驗(yàn)證工具產(chǎn)品工程師(PE)是研發(fā)團(tuán)隊(duì)和客戶之間的橋梁。PE一方面擁有良好的數(shù)字電路前端設(shè)計(jì)和驗(yàn)證背景，另一方面不斷學(xué)習(xí)和掌握數(shù)字電路驗(yàn)證相關(guān)的各種技術(shù)，所以PE能夠?qū)﹃P(guān)鍵客戶提供深入的技術(shù)支持，也能和研發(fā)一起緊密合作來(lái)開(kāi)發(fā)新的數(shù)字驗(yàn)證技術(shù)。 PE的職責(zé)一般包括客戶支持與合作、電路問(wèn)題調(diào)試和追蹤、測(cè)試、功能定義、文檔和新技術(shù)相關(guān)的培訓(xùn)等。
崗位要求
1、兩年以上的數(shù)字電路前端設(shè)計(jì)和驗(yàn)證的經(jīng)驗(yàn)和良好的電路背景知識(shí)； 2、數(shù)字電路經(jīng)驗(yàn)包括但不限于memory controller, CPU, Compute-in-Memory, GPU，高速數(shù)字接口電路等； 3、熟悉HDL語(yǔ)音，包括Verilog和Systemverilog，熟悉UVM驗(yàn)證方法學(xué)和相關(guān)常用模塊； 4、熟悉和具體使用數(shù)字驗(yàn)證相關(guān)EDA工具和配置的經(jīng)驗(yàn)，并能對(duì)RTL進(jìn)行調(diào)試； 5、良好的溝通技巧和團(tuán)隊(duì)合作 6、良好的英文交流能力。
-
設(shè)計(jì)平臺(tái)產(chǎn)品工程師
上海、北京、廣州、濟(jì)南
崗位描述
1、定義DRAM/SRAM/FLASH memory在設(shè)計(jì)平臺(tái)上的設(shè)計(jì)全流程，推動(dòng)相關(guān)工具流程的開(kāi)發(fā)； 2、負(fù)責(zé)驗(yàn)證實(shí)際memory設(shè)計(jì)流程在設(shè)計(jì)平臺(tái)上的應(yīng)用，包括原理圖設(shè)計(jì)，版圖設(shè)計(jì)，仿真和驗(yàn)證； 3、主動(dòng)與終端用戶交流，尋求各方建議，確保memory設(shè)計(jì)的高質(zhì)量并持續(xù)改進(jìn)工具平臺(tái)；改革和創(chuàng)新設(shè)計(jì)驗(yàn)證方法。
崗位要求
1、電子工程, 微電子相關(guān)專(zhuān)業(yè), 學(xué)士8年以上、碩士5年以上工作經(jīng)驗(yàn)； 2、優(yōu)秀的CMOS電路設(shè)計(jì)基礎(chǔ)； 3、有大規(guī)模數(shù)?；旌想娐吩O(shè)計(jì)，功能驗(yàn)證和分析經(jīng)驗(yàn)，有DRAM/SRAM/FLASH相關(guān)的設(shè)計(jì)和驗(yàn)證經(jīng)驗(yàn)； 4、有布局布線設(shè)計(jì)知識(shí)和經(jīng)驗(yàn)者優(yōu)先； 5、了解并能夠使用電路設(shè)計(jì)常用的EDA工具，對(duì)EDA工具開(kāi)發(fā)有深刻的見(jiàn)解； 6、良好的溝通和團(tuán)隊(duì)協(xié)作能力。
-
CAD工程師
上海、廣州
崗位描述
1、負(fù)責(zé)模擬/數(shù)字IC設(shè)計(jì)自動(dòng)化流程的建立及優(yōu)化，以及相關(guān)script的編寫(xiě)； 2、負(fù)責(zé)PDK，EDA工具和license的更新和維護(hù)； 3、現(xiàn)場(chǎng)支持設(shè)計(jì)工程師的工作環(huán)境設(shè)置/服務(wù)器/EDA工具/設(shè)計(jì)流程等。
崗位要求
1. 了解模擬及數(shù)字IC設(shè)計(jì)流程，有相關(guān)的項(xiàng)目經(jīng)驗(yàn)； 2. 熟悉常用的EDA設(shè)計(jì)工具，包括但不限于Virtuoso, Spectre，Design Compiler，ICC2，Prime Time, Calibre等，熟練掌握工具的安裝，配置和使用； 3. 優(yōu)秀的編程能力，熟練使用Java, C, perl, skill，Python 等語(yǔ)言； 4. 良好的團(tuán)隊(duì)合作精神，認(rèn)真負(fù)責(zé)的工作態(tài)度； 5. 良好的溝通能力，英語(yǔ)讀寫(xiě)流暢。
-
模擬IP設(shè)計(jì)工程師
上海、廣州、新加坡
崗位描述
1、負(fù)責(zé)基礎(chǔ)IP，模擬IP，存儲(chǔ)IP等產(chǎn)品的設(shè)計(jì)，仿真，測(cè)試支持，以及相關(guān)文檔的編寫(xiě)，更新和維護(hù)； 2、支持公司相關(guān)設(shè)計(jì)類(lèi)EDA工具的開(kāi)發(fā)。
崗位要求
1、熟悉模擬電路的設(shè)計(jì)流程； 2、熟悉主流CMOS, FD-SOI, Fin-Fet等工藝流程，覆蓋各個(gè)工藝節(jié)點(diǎn)； 3、能獨(dú)立設(shè)計(jì)分析多種模擬類(lèi)IP的設(shè)計(jì)，包括但不限于GPIO，ESD+latchup, Bandgap, PLL, LDO, DC-DC, ADC/DAC, memory 等； 4、良好的與人溝通技能和積極的工作態(tài)度。