:研究機(jī)構(gòu)-2.png){kind=small}
社會(huì)招聘
-
仿真器開(kāi)發(fā)工程師(SPICE/FastSpice/Verilog/EMIR方向)
上海、北京、廣州、濟(jì)南、韓國(guó)首爾、新加坡
崗位描述
1、負(fù)責(zé)模擬電路仿真軟件的功能開(kāi)發(fā)和性能優(yōu)化，包括解析電路網(wǎng)表文件、構(gòu)建電路仿真數(shù)據(jù)庫(kù)、減少內(nèi)存用量和提高運(yùn)行速度等工作； 2、仿真新功能的開(kāi)發(fā)和維護(hù)。
崗位要求
1、計(jì)算機(jī)、電路或微電子相關(guān)專(zhuān)業(yè)本科以上學(xué)歷； 2、掌握基本的C++編程，熟悉常用的數(shù)據(jù)結(jié)構(gòu)和算法原理； 3、有以下背景者優(yōu)先： a)具有較強(qiáng)的C/C++開(kāi)發(fā)經(jīng)驗(yàn)； b)了解編譯原理。
-
模擬IP設(shè)計(jì)工程師
上海、廣州、新加坡
崗位描述
1、負(fù)責(zé)基礎(chǔ)IP，模擬IP，存儲(chǔ)IP等產(chǎn)品的設(shè)計(jì)，仿真，測(cè)試支持，以及相關(guān)文檔的編寫(xiě)，更新和維護(hù)； 2、支持公司相關(guān)設(shè)計(jì)類(lèi)EDA工具的開(kāi)發(fā)。
崗位要求
1、熟悉模擬電路的設(shè)計(jì)流程； 2、熟悉主流CMOS, FD-SOI, Fin-Fet等工藝流程，覆蓋各個(gè)工藝節(jié)點(diǎn)； 3、能獨(dú)立設(shè)計(jì)分析多種模擬類(lèi)IP的設(shè)計(jì)，包括但不限于GPIO，ESD+latchup, Bandgap, PLL, LDO, DC-DC, ADC/DAC, memory 等； 4、良好的與人溝通技能和積極的工作態(tài)度。
-
數(shù)字前端設(shè)計(jì)工程師
上海、廣州、新加坡
崗位描述
1、負(fù)責(zé)數(shù)字IP/芯片的規(guī)格定義、RTL代碼編寫(xiě)和驗(yàn)證； 2、SDC時(shí)序約束的編寫(xiě)； 3、參與時(shí)序和低功耗Signoff分析； 4、與數(shù)字后端工程師合作完成floorplan優(yōu)化； 5、支持公司相關(guān)EDA工具的開(kāi)發(fā)
崗位要求
1、熟悉數(shù)字電路的設(shè)計(jì)流程，包括綜合，STA, 形式驗(yàn)證等 2、精通verilog/VHDL硬件描述語(yǔ)言 3、熟悉基本微處理器架構(gòu)如RISC-V，主流總線協(xié)議如AMBA，和USB, I2C、SPI、MIPI等接口電路架構(gòu) 4、半導(dǎo)體/電子/信息等相關(guān)專(zhuān)業(yè)，學(xué)過(guò)數(shù)電模電等課程， 5、良好的口頭與英語(yǔ)表達(dá)能力，良好的與人溝通技能和積極的工作態(tài)度
-
數(shù)字后端設(shè)計(jì)工程師
上海、廣州、新加坡
崗位描述
1、使用主流EDA工具實(shí)現(xiàn)數(shù)字模塊從Netlist到GDS的相關(guān)設(shè)計(jì)； 2、與數(shù)字前端工程師合作完成芯片floorplan/power規(guī)劃； 3、完成Place、CTS、Route、RC寄生參數(shù)提取、ECO、STA、形式驗(yàn)證、 電壓降分析； 4、全芯片物理驗(yàn)證包括DRC/LVS/ERC/ANT/ESD； 5、配合公司關(guān)聯(lián)EDA工具的開(kāi)發(fā)。
崗位要求
1、有數(shù)?；旌螦SIC/IP后端設(shè)計(jì)流片經(jīng)驗(yàn)； 2、能獨(dú)立優(yōu)化PPA，解決timing 收斂和congestion擁塞； 3、熟悉Linux操作，熟練的腳本技能，熟悉一種或多種編程語(yǔ)言如 perl/tcl/python來(lái)優(yōu)化后端設(shè)計(jì)流程； 4、熟悉綜合、可測(cè)性設(shè)計(jì) 、低功耗CLP分析優(yōu)先（加分項(xiàng)）； 5、半導(dǎo)體/電子/信息等相關(guān)專(zhuān)業(yè)，學(xué)過(guò)器件物理和模電數(shù)電等課程； 6、良好的口頭與英語(yǔ)表達(dá)能力，良好的與人溝通技能和積極上進(jìn)的工作態(tài)度。
-
SRAM compiler設(shè)計(jì)工程師
上海、廣州、新加坡
崗位描述
1、負(fù)責(zé)Memory compiler軟件部分的開(kāi)發(fā)與維護(hù)； 2、協(xié)同memory 前端與后端設(shè)計(jì)工程師負(fù)責(zé)Memory compiler 電路，版圖部分的分解，拼接； 3、協(xié)同memory design Kit工程師負(fù)責(zé)Memory compiler 各DK view 的生成和驗(yàn)證。
崗位要求
1、熟悉模擬/數(shù)字芯片設(shè)計(jì)前后端EDA工具，包括但不限于virtuoso,Spectre, Calibre,PrimeTime等； 2、熟悉SRAM，eFUSE, MTP等的電路及版圖架構(gòu)以及設(shè)計(jì)流程； 3、熟悉各類(lèi)IP交付件，包括verilog、GDS、CDL、LEF、DEF、Liberty、SPEF、ATPG； 4、熟悉memory compiler的開(kāi)發(fā)流程； 5、熟悉Perl，Pyton，tcl，skill等腳本語(yǔ)言； 6、熟練使用C/C++語(yǔ)言，有相關(guān)項(xiàng)目開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先； 7、良好的與人溝通協(xié)調(diào)技能，有很好的團(tuán)隊(duì)精神及抗壓能力。