概倫電子加入無錫半導體存儲產(chǎn)業(yè)生態(tài)圈聯(lián)盟
2022-08-26
8月26日，無錫半導體存儲產(chǎn)業(yè)生態(tài)圈聯(lián)盟成立并于ICDIA創(chuàng)新大會—存儲器創(chuàng)新發(fā)展暨無錫集成電路產(chǎn)業(yè)合作論壇舉行簽約儀式。作為首批戰(zhàn)略合作企業(yè)，概倫電子受邀加入無錫半導體存儲產(chǎn)業(yè)生態(tài)圈聯(lián)盟并成為聯(lián)盟唯一一家EDA企業(yè)。
為進一步加快存儲器產(chǎn)業(yè)創(chuàng)新發(fā)展，推進產(chǎn)業(yè)生態(tài)構建，無錫經(jīng)開區(qū)正著力打造中國半導體存儲產(chǎn)業(yè)“第三極”—無錫經(jīng)濟開發(fā)區(qū)半導體存儲產(chǎn)業(yè)集群。集群以“兩個核心、三個輔助”為戰(zhàn)略思想，積極引進優(yōu)勢存儲器企業(yè)，整合應用及上下游配套，支持發(fā)展新型存儲器及應用前沿技術，形成以芯片設計、8月26日，無錫半導體存儲產(chǎn)業(yè)生態(tài)圈聯(lián)盟成立并于ICDIA創(chuàng)新大會—存儲器創(chuàng)新發(fā)展暨無錫集成電路產(chǎn)業(yè)合作論壇舉行簽約儀式。作為首批戰(zhàn)略合作企業(yè)，概倫電子受邀加入無錫半導體存儲產(chǎn)業(yè)生態(tài)圈聯(lián)盟并成為聯(lián)盟唯一一家EDA企業(yè)。
封測模組為核心，制造中試、終端應用、裝備及部件為輔助的半導體存儲產(chǎn)業(yè)發(fā)展新格局。無錫半導體存儲產(chǎn)業(yè)生態(tài)聯(lián)盟，旨在立足構建以企業(yè)為主體、以市場為導向的“產(chǎn)學研用”深度融合的產(chǎn)業(yè)創(chuàng)新生態(tài)，促進我國存儲器產(chǎn)業(yè)健康發(fā)展。
在同期舉辦的存儲創(chuàng)新暨無錫集成電路產(chǎn)業(yè)合作論壇上，概倫電子執(zhí)行副總裁徐懿受邀出席圓桌論壇，與兆易創(chuàng)新總經(jīng)理何衛(wèi)、聯(lián)和存儲副總裁李永堅、至訊創(chuàng)新首席運營官王超、華登國際投資副總裁劉鋒等存儲器領域?qū)＜夜餐接懘鎯ζ麝P鍵技術創(chuàng)新與生態(tài)構建。
在談到制約我國主流半導體存儲器產(chǎn)業(yè)發(fā)展的主要瓶頸時，徐懿表示，目前主流的存儲器主要為DRAM和NAND，隨著半導體制程的持續(xù)縮小，DRAM已經(jīng)接近極限，而NAND則往3D架構方向轉型，通過疊層來擴展容量。同時，隨著存儲規(guī)模的日益擴大，存儲器的設計和驗證也面臨很大挑戰(zhàn)，設計人員不僅需要一個有針對性的設計平臺來完成高效的存儲器設計和優(yōu)化，還需要跑大量的SPICE仿真對電路的功能和性能進行多種驗證，以確保存儲器的性能和流片的成功率?？梢哉f存儲設計周期中有70%的時間用來仿真驗證，概倫電子Nanospice仿真器專為存儲器進行了特別優(yōu)化，可將仿真時間提升至少2倍以上，并顯著縮短產(chǎn)品研發(fā)周期。
頭圖.jpg)
圖.jpg)
新聞頭圖-2.jpg)
新聞2.png)
頭圖-update.jpg)
新聞頭圖.jpg)
圖.jpg)
圖.jpg)
新聞.jpg)